王晓君 赵紫轩 （河北科技大学，河北 石家庄 050000） 张凯旋 （石家庄聚研电子有限公司，河北 石家庄 050000）

摘要：针对现代无线电通信系统的灵活性、可编程性和实时处理能力等特点，设计并实现了一种基于 ZYNQ 和AD9363 的高性能软件无线电平台。 该软件无线电平台支持两路接收和两路发射通道，具有广泛的频率覆盖范围，同时支持 FDD 和 TDD 两种工作模式，可以适用于多种工作场景。 从 AD9363 频率范围内实现高质量的信号传输和接收的角度出发，介绍了 该软件无线电平台的硬件设计思路和方法，并通过实验验证了无线电平台的可行性。

关键词：AD9363；ZYNQ；软件无线电平台；射频收发

Abstract: This paper focuses on the flexibility, programmability, and real-time processing capabilities of modern wireless communication systems, and designs and implements a high-performance software defined radio platform based on ZYNQ and AD9363.This software defined radio platform supports two receiving and two transmitting channels, with a wide frequency coverage range, and supports both FDD and TDD working modes, making it suitable for various working scenarios.This paper introduces the hardware design ideas and methods of the software defined radio platform from the perspective of achieving high-quality signal transmission and reception within the frequency range of AD9363, and verifies the feasibility of the radio platform through experiments.

Keywords: AD9363, ZYNQ, software defined radio platform, RF transceiver

    自软件无线电被美国军方提出以来， 因为其前沿且具有前 瞻性的设计理念和技术手段，受到了业界和学术界的广泛关注。 软件无线电对比传统无线电有明显的优势，比如：①更加灵活， 可以根据不同需求， 通过软件编程灵活地调整系统功能和参数 设置，具有很高的可重构性；②节省成本，不同于传统无线电需 要使用大量的硬件电路来实现不同通信功能， 软件无线电可以 通过软件编程来实现，节约了制造成本，缩短了生产周期；③高 性能， 数字信号处理技术可以对无线电信号进行精细控制从而 提高频谱资源的利用率， 并且数字信号处理技术有更强的抗干 扰能力可以有效提高通信的质量和稳定性。 因此设计软件无线 电平台，对研究软件无线电通信具有重要意义。

    近年来，以 Xilinx ZYNQ 系列 SoC 为代表的嵌入式异构计 算平台，因其结合了高性能处理器和可编程逻辑的优势，为软件 无线电的设计与实现提供了强有力的硬件支持。 与此同时，诸如 AD9361/AD9363 等高度集成、 性能优异的射频收发器组件，进 一步推动了软件无线电在宽带、 高速及多模通信场景下的广泛 应用。 在此种背景下，本文基于 ZYNQ7Z100 和 AD9363 搭建了 软件无线电平台，并通过实验验证了该平台的可行性。 

1 软件无线电平台的整体设计框架

    系统设计与验证采用自研发的 ZYNQ7Z100 板卡作为开发 平台，该平台采用 XC7Z100-1FFG900I 作为主控芯片。 板卡主 芯片内部含有集成处理器系统和可编程逻辑资源， 集成处理器 系统中集成了两颗 ARM Cortex-A9 核心支持多核处理， 同时 该板卡还包含片上存储器， 外部存储接口和一组丰富的 I/O 外 设，提供了 SD 接口、UART 接口以及 USB3.0 接口，并提供了一 个 PS 端 Ethernet 接口，支持 10/100 M 传输速率，能够实现高 速数据传输。 射频收发器部分选用了自研的 AD9363 射频板卡， AD9363 芯片内置模数转换器（ADC）和数模转换器（DAC）以及 数字上下变频器，允许大部分射频信号处理都在数字域完成，同 时该芯片支持极宽的频率范围，具有灵活的可编程性，并且低功 耗，可以很好地实现对所需信号的接收和发送。

    整体设计由 ZYNQ7Z100 板卡和射频收发单元 AD9363 板 卡两部分构成， 两个板卡之间通过 ASP-134603-01 连接器相连。 在信号接收过程中，首先 ZYNQ7Z100 芯片通过对 AD9363 芯片进行控制，经过天线接收射频信号，信号首先进入 AD9363 的接收前端，在 AD9363 内部的低噪声放大器将信号放大，然后 通过混频器将射频信号下变频到中频或基带， 下变频后的信号 经过 AD9363 内部的模数转换器（ADC）转换为数字信号，这些 信号被送到 ZYNQ7Z100 的 PL 端，在 PL 端内部设计并实现数 字信号处理模块，包 括 解 调（如 QAM、FSK、PSK 等）、滤 波、同 步、判决和解码等功能，转变成 ZYNQ 可识别的信号。 信号发射 过程与之类似，在 PL 端根据预先设计的数字信号处理逻辑对数 字基带信号进行处理， 然后通过控制信号线发送必要的配置命 令给 AD9363，在 AD9363 内部进行 D/A 转换为模拟基带信号， 再经过 AD9363 内部的上变频器将模拟基带信号转换到目标射 频频段， 最终， 射频信号经过功率放大后通过天线接口发射出 去。 总体设计框架如图 1 所示：

图 1 软件无线电平台的整体设计框架

2 射频收发器单元 AD9363 板卡电路设计

    射频收发器单元 AD9363 板卡电路设计主要分为供电电路 设计、信号收发电路设计以及主芯片电路设计三部分。 2.1 AD9363 板卡供电电路设计

    AD9363 板卡供电电路设计部分通过参考 AD9363 官方的 数 据 手 册 选 用 ADP5040ACPZ-1-R7 与 ADP1755ACPZ-R7 两种芯片进行电压转换，首先通过 ADP5040ACPZ-1-R7 电源 转换芯片将外部提供的 5 V 电压（即 VCC_IN）转为 1.5 V 电压 和 设 计 所 需 的 1.8 V 以 及 3.3 V 电 压 ， 再 通 过 线 性 稳 压 器ADP1755ACPZ-R7 将 1.5 V 电压调至 1.3 V，至此得到本次设 计所需的三种电压。 在电路设计中为了确保电路能够稳定工作， 并满足性能要求， 设计中在电源输入端和关键芯片的电源引脚 附近放置退耦电容，以减少电源噪声和瞬态电压变化，也对数字 电路和模拟电路做了物理上隔离， 以减少数字电路的开关噪声 对模拟电路的影响。

    AD9363 电路供电设计如图 2 所示，其中 1.3 V 电压作为 AD9363 芯 片 所 需 的 VDDA1P3_TX_RX、VDDD1P3_DIG 和 VDDA1P3_BB 进行供电，1.8 V 电压为 VDD_INTERFACE 进行 供 电，3.3 V 电压为 VDDA_GPO 进行供电。

2.2 AD9363 信号收发电路设计 

    射频（RF）电路硬件设计是一个复杂且精细的过程，在设计 时需要考虑多个层面来确保电路的稳定性和可靠性。 为了构建 一个高效可靠的系统， 可以在指定的频率范围内实现高质量的 信号传输和接收， 本设计选用了先进的射频组件和精密的电路 布局策略，以确保设计可以有最佳的性能表现。 PCB 设计时充 分考虑到了射频信号的特性， 采用了多层板设计并选用了高质 量的 RF 材料，以减少信号损耗和提高频率稳定性。

    AD9363 板卡信号收发电路设计采用了双接收双发送通道 的方式， 双通道接收发送意味着系统可以同时监听两个不同的 射频信号或同一信号的不同频段，也意味着可以实现空间分集， 利用信号在不同空间路径上的差异来提高通信质量和抵抗多径 衰落、干扰等问题，从而增强无线通信的可靠性和吞吐量。 可在 通信系统、雷达系统、电子战设备等多种场合发挥重要作用，实 现高效率、多功能和强适应性的无线通信解决方案。 收发电路设 计巴伦选用的是 TCM1-63AX+， 是由 Mini-Circuits 制造的一 款射频变压器（巴伦），相较于其他同类巴伦具有宽泛的工作频 率 范 围（10 MHz 至 6 GHz）和良好的电气性能，采 用 的 SMD 封装形式适应现代紧凑型电子产品的小型化趋势， 而且价格适 中，完美贴合本设计对巴伦的要求。 我们选择高增益、宽频带的 天线，以适应不同的工作环境。 收发部分电路设计如图 3 所示：

    设计过程中，我们使用矢量网络分析仪（VNA）进行 S 参数 测量，来验证电路的阻抗匹配和传输特性。 S 参数是微波传输中 的一个重要参数，用于描述线性、无源互连通道如何与入射波相 互作用， 其中矢量网络分析仪测量的 S11 参数代表了当端口 1 被激励时，在相同端口的反射波与入射波之比。 在设计射频系统 时，通常期望 S11 的模值尽可能小，回波损耗尽可能大，而驻波 比尽可能接近 1。 具体来说，对于天线和传输线，常见的目标是 在整个工作频率范围内达到至少 10 dB 的回波损耗，这意味着 VSWR 小于 1.5:1。 然而，对于某些高性能应用，如雷达或通信系 统中的关键组件，可能需要更高标准的匹配，例如回波损耗达到 20 dB 以上，即 VSWR 小于 1.1:1。 本设计的 S11 测试结果如图4 所示，从测试结果可以看到在 AD9363 的宽带宽 325 MHz 至 3.8 GHz 范围内，回波损耗在 10 dB 和 30 dB 之间，特别是在 后续实验需要的 1002 MHz 频点处也到达了 23.86 dB，说明本设 计在 AD9363 频率范围内，具有良好的阻抗匹配和微量的反射，可 以满足实验使用需要，充分证明了此平台设计的可行性。

2.3 AD9363 主芯片电路设计 

    AD9363 板卡主芯片部分， 电路时钟设计采用 40 MHz 有 源晶振作为芯片基本工作时钟的来源， 信号线除去连接天线的 4 组差分信号（TX1A、TX2A、RX1A、RX2A），其余 16 组差分信号 以及控制输入输出信号线通过插座和 ZYNQ7Z100 板卡的 FPGA 部分相连。

3 基于 FPGA 的 AD9363 接口设计 

    接 口 设 计 中 顶 层 模 块 为 TOP 模 块，TOP 模块作为系统与 AD9363 交互的中心， 可以协调系统时钟分配、SPI 通信控制、 AD9363 的初始化与配置， 并 通 过 Top_AD9363 模 块 实 现 对 AD9363 的深入控制与数据处理。 而且通过配置 AD9363 的工作模 式、频率、增益等参数，该模块可以支持 AD9363 进行射频信号的接 收和后续处理，同时可以提供直观的初始化状态指示。顶层模块各接 口功能如下：①时钟与复位：sys_clk_100M（100 MHz 系统时钟）、 sys_rst（高有效复位信号）；②AD9363 数据接口：p1_d（12 位数据 输出）、p0_d（12 位数据输入）；③SPI 配置接口：ad9363_spi_cs， ad9363_spi_sclk，ad-9363_spi_mosi，ad9363_spi_miso；④AD9363 控 制 信 号 ： 如 en_agc，enable，resetb，txnrx，sy －nc_in， ctrl_in，ctrl_out；⑤状态指示：AD9361_config_led（7 位 LED，用于 指示 AD-9363 初始化状态）；⑥时钟管理和生成：通过外部时钟 ad_clk_out 使用 BUFG（全局缓冲器）生成内部使用的时钟 clk_out。 TOP 模 块 包 含 Clk_Gen 和 Top_AD9363 两 个 子 模 块 。 Top_AD9363 模块包含两个子模块 ：AD9363_config 模 块 和 AD9363_CMOS_RX_IF 模块。 AD9363_config 模块用于配置和 监 控 AD9363 射频收发器的状态 ，该模块下设计有 AD93- 63_spi_ctrl 模块负责处理与监测 AD9363 的 SPI 通信和 状 态， AD9363_spi_drv 模块用于控制 AD9363 和读取状态寄存器数据， 各模块功能如表 1 所示，AD9363 接口设计逻辑图如图 5 所示。

4 实验验证 

    为 证 明 基 于 ZYNQ 和 AD9363 组成的软件无线电平台及 其接口的正确性， 把设计的 ZYNQ7Z100 板卡和射频收发器单元 AD9363 板卡两块板卡搭建起来如图 6 所示。 通过 ZYNQ 的 PL 端独立完成对 AD9363 的全面控制，实现高效、灵活的射频 信号处理，来完成射频信号的收发工作。

    实验流程为将软件无线电平台搭建好后，天线端连接信号发 生器，信号发生器通过天线向 AD9363 发出 1002 MHz 的信号， 然 后 通 过 ZYNQ7Z100 的 SPI 接 口 配 置 AD9363， 将 AD9363 接收到的信号下变频后， 信号经过 AD9363 内部的模数转换器 （ADC）转换为数字信号，这些信号被送到 ZYNQ7Z100 的 PL端， 在 PL 端内部设计并实现数字信号处理， 转变成 ZYNQ 可识别 的信号，接收到的结果如图 7 所示。

5 结束语 

    本文设计的 SDR 平台能够在 AD9363 频率范围内有效地 接收和发射高质量的信号，满足了现代通信系统对性能、功耗和 成本的严格要求。 基于 ZYNQ 和 AD9363 的软件无线电平台为现代无线通信领域提供了一个强大而灵活的工具， 未来将在无 线通信系统中发挥更大的作用。

参考文献 

［1］张鹏辉，张翠翠，赵耀，等.基于 ZYNQ-7000 FPGA 和 AD9361 的软 件无线电平台设计［J］.实验技术与管理，2019，36（8）：85-93 

［2］丁晟，孙友礼.采用射频直采技术的超宽带软件无线电平台［J］.电讯 技术，2022，62（12）：1792-1801 

［3］赵莉，李司.基于 ZYNQ 和 AD9361 的软件无线电平台设计与实现 ［J］.移动通信，2018，42（12）：63-67，73 

［4］侯昌磊，赵蕾，孙德荣.软件无线电标准符合性测试系统设计［J］.电 讯技术，2021，61（4）：511-516 

［5］李翔，黄忠凡，赵文超，等.一种宽频段软件无线电平台的设计与实现 ［J］.电讯技术，2022，62（7）：898-903 

［6］邓炳光，朱思韬，程方，等.一种 16 通道软件无线电射频前端的设计 与实现［J］.无线电工程，2023，53（5）：1153-1161 

［7］胡婉如，王竹刚，胡俊杰，等.一种基于 Zynq-7000+AD9361 的通用 调制平台设计［J］.电讯技术，2020，60（12）：1485-1490 

［8］袁磊，庞苇.基于树莓派的软件无线电平台在无线通信实验教学中的 应用［J］.实验技术与管理，2021，38（5）：213-216 

［9］BUSACCA F, MANGIONE S, PALAZZO S, et al. SDR-Lora, an Open -Source, Full -Fledged Implementation of Lora on Software -Defined -Radios: Design and Potential Exploitation [J]. Computer Networks, 2024, 241(Mar.): 1.1-1.13 

［10］WANG X S, ZHANG R X, XIE X Y, et al. DNN -Based Physical-Layer Network Coding for Visible Light Communications[J].Photonics, 2023, 10(1): 23-35