赵麒瑞 1，2 ，刘 霖 1，2 ，张昆明 1 ，曹 越 1，2 ，常桂林 1，2 （1.中国科学院空天信息创新研究院，北京 100094；2.中国科学院大学 电子电气与通信工程学院，北京 100049）

 摘要：数字收发模块包括信号的产生、采集及预处理等功能模块，在合成孔径雷达系统中具有重要 作用。传统收发模块设计方案存在工作模式单一、通用性和灵活性较差等缺陷。针对上述问题， 该文提出了一种基于射频片上系统的可重配置数字收发模块，将射频转换器、可编程逻辑以及片 上处理器集成在单个芯片内，结合动态部分可重配置策略，能够根据需求实时调整转换速率，在极 大提升了模块集成度、灵活性和通用性的同时，降低了系统的体积与功耗。 

关键词：数字收发模块；现场可编程门阵列；动态部分重配置；射频片上系统 

中图分类号：TN957.52 文献标识码：A 文章编号：1674-6236（2024）09-0015-05 

DOI：10.14022/j.issn1674-6236.2024.09.004

Design and implementation of reconfigurable SAR transceiver module based on RFSoC

ZHAO Qirui1，2 ，LIU Lin1，2 ，ZHANG Kunming1 ，CAO Yue1，2 ，CHANG Guilin1，2 （1.Aerospace Information Research Institute，Chinese Academy of Sciences，Beijing 100094，China； 2.School of Electronic，Electrical and Communication Engineering，University of Chinese Academy of Sciences，Beijing 100049，China）

Abstract: Digital transceiver module，including signal generation，acquisition and preprocessing modules， plays an important role in SAR system. Traditional digital transceiver module design scheme has problems such as single working mode，poor versatility and flexibility. To meet the above challenges，this paper proposes a reconfigurable digital transceiver module based on RFSoC. In this scheme of module， the RF converter，programmable logic and on⁃chip processor are integrated into a single chip. Combined with the dynamic part reconfigurable strategy，the conversion rate can be adjusted in real time according to the requirements. While greatly improving the integration，flexibility，and versatility of the module，it reduces the volume and power consumption of the system. 

Keywords: digital transceiver module；Field Programmable Gate Array(FPGA)；Dynamical Partial Rec⁃ onfiguration(DPR)；Radio Frequency System on Chirp(RFSoC)

    数字收发模块通常由多个功能单元构成，实现 发射信号产生、回波信号采集以及信号预处理等功 能[1] ，在合成孔径雷达（Synthetic Aperture Radar, SAR） 系统中具有重要作用。近年来，随着多模式 SAR 系 统的快速发展，传统收发模块设计方案面临复杂度 高、体积功耗大、兼容性和通用性较差等问题。针对 以上问题，该文提出一种基于 RFSoC 的可重配置数 字收发模块设计方案。RFSoC 在片上系统内集成了 射频转换器，消除了对外部数据转换器的需求[2- 3] 。 将 RFSoC 架构与动态部分重配置策略相结合，利用 重配置策略动态调整信号通道数量，而片上处理器 则用于调整转换器速率与工作模式。测试结果表 明，该文所设计的收发模块可根据需求实时调整信号通道数和转换器速率，完成基带与中频信号的生 成、采集和处理，满足预期设计需求。

1 部分动态重配置技术 

1.1 部分动态重配置原理 

作为一种重配置技术，部分动态重配置对系统 任务既进行了时间的划分，也进行了空间的划分[4] 。 利用部分动态重配置技术，能够在系统运行期间实 现逻辑功能的重配置，而其他逻辑的运行在配置过 程中不受影响，具有相当的灵活性和可靠性[5-7] 。

    部分动态重配置方法的实现需要将逻辑设计分 成静态和动态两部分，其中，静态部分为固定逻辑， 动态部分为可重构逻辑。需要注意的是，对 FPGA 器件而言，并不是所有资源都是可重构的，例如片上 缓存、时钟以及收发器等逻辑资源不能被包含在动 态逻辑设计中[9] 。 

对于重配置文件的加载，既可以从板载非易失 性存储介质中进行加载，也可以由外部设备控制配 置过程，还可以由微处理器通过内部配置访问端口 （Internal Configuration Access Port, ICAP）或 处 理 器 配 置 访 问 端 口（Processor Configuration Access Port, PCAP）将配置文件写入 FPGA 内部的可重配置分 区[8-16] 以实现配置文件的加载。

1.2 基于FPGA管理器框架的部分动态重配置方法 

    与已有的部分动态重配置设计方案相比，该文 所使用的部分动态重配置设计方案基于 FPGA 管理 器（FPGA Manager）框架，使用片上处理器通过 PCAP 进行重配置文件的加载[10-12] ，无需对配置文件进行固 化，使得对配置文件的管理变得更加方便。 

    FPGA Manager 是 Linux 内核的一部分，用于加 载 镜 像 文 件 以 对 可 编 程 逻 辑 进 行 编 程 ，其 架 构 如 图 1 所示。在该框架下，所有应用程序编程接口 （Application Program Interface, API）与 FPGA 制造商 无关。对于 RFSoC 而言，其制造商信息被包含在底 层 Xilinx FPGA 驱动程序中。该驱动程序向 Linux 内 核 中 添 加 加 载 配 置 文 件 所 需 的 相 关 指 令 。 利 用 FPGA Manager 架构，可以很容易地实现包括配置文 件加载、回读以及设备树覆盖在内的诸多功能，便于 系统后续的升级与维护。

2 可重配置数字收发模块实现 

    该文提出的数字收发模块设计方案所使用的 RFSoC芯片型号为 ZU28DR。ZU28DR是赛灵思推出的第一代 RFSoC 芯片，集成了射频数据转换器、高性 能可编程逻辑及多核 ARM 处理器，支持最高 8 路 12 位射频模数转换器（Radio Frequency Analog-toDigital Converter, RF-ADC）输入与14位射频数模转换 器（Radio Frequency Digital-to-Analog Converter, RFDAC）输出，每路RF-ADC最高采样频率为4.096 GHz， 每路 RF-DAC 最高转换频率为 6.554 GHz。

图1 FPGA Manager架构

2.1 数字收发模块架构及重配置流程 

    该文所设计的数字收发模块基本框架如图 2 所 示，包括发射信号计算单元、射频转换单元、预处理 单元、接口单元以及时钟配置单元。发射信号计算 单元根据当前工作模式下对应的系统参数计算发射 信号，并传递给 RF-DAC 转换为对应的模拟信号。 RF-ADC 对回波信号进行采集并传递给预处理单 元，处理后的回波信号通过接口单元发送给其他功 能模块。嵌入式处理器负责配置射频转换单元以及 控制重配置文件的加载，时钟配置单元为接口单元 以及射频转换单元提供参考时钟和工作时钟。时钟 配置单元与接口单元以外的各个单元通过 AXI总线 进行通信与数据交互。

图2 可重配置数字收发模块基本框架 

    当切换模块工作模式时，首先，调整时钟配置单 元，使其与射频转换单元当前工作模式下的转换速 率相匹配；然后，通过嵌入式处理器对射频转换单元进行配置，调整当前的转换速率、混频器模式、抽取 倍 率 等 相 关 配 置 ；最 后 ，使 用 嵌 入 式 处 理 器 通 过 PCAP 加载当前工作模式下对应的重配置文件，完成 工作模式的切换。

2.2 发射信号计算单元的设计与配置 

    发射信号计算单元根据当前工作模式下的相关 参数计算发射的数字调频信号。 

    在该文所设计的收发模块中，发射信号计算单 元既能够计算包含载波的中频信号，也能够计算不 含载波信号的基带信号。之所以这样设计，是因为 对于带宽较大的数字发射信号，受限于 RF-DAC 转 换速率，无法准确地将数字信号转换为对应的模拟 信号。针对这一情况，该方案先计算基带发射信号， 再通过模拟方式进行调频。 

    由于不同工作模式下信号通道的数量并不相 同，因此在模块设计中将发射信号计算单元设置为 部分重配置模块，并生成不同工作模式下发射信号 计算单元所对应的部分配置文件[14-15] 。 基带模式下，发射信号可表示为如下形式：

    其中，tin为基于 RF-DAC 时钟所产生的累加数， FS为 RF-DAC 当前的转换速率。

     中频模式下，发射信号可写为如下形式：

    其中，F0为发射信号的中心频率。比较式（1）与 式（3）可知，中频模式下发射信号的计算过程与基带 模式任意一路信号基本一致。 

    在该文所提出的收发模块设计方案中，发射信 号计算单元采用高层次综合（High Level Synthesis, HLS）策略进行设计，利用不同工作模式下所给定的 信号带宽、脉冲宽度、中心频率以及采样频率，根据 式（1）和式（3）完成对应模式下发射信号的计算。 

    该设计方案下静态逻辑和动态逻辑相应的资源 使用情况如表 1所示。由表 1可知，重配置功能模块 仅占用少量逻辑资源，一方面降低了对其他功能模块资源使用的影响，另一方面也提高了重配置模块 的加载速度。 

表1 静态逻辑与动态逻辑资源使用情况

    当需要切换发射信号计算单元工作模式时，通 过前文所述的 FPGA Manager 框架进行重配置文件 加载。当应用程序发出加载配置文件指令后，由 FPGA Manager 驱动程序分配所需内存，并根据对应 API地址发送电源控制请求。在 ARM 可信任固件响 应请求后，执行处理器中断，将配置文件写入重配置 分区，并将应答由驱动程序传递给应用程序。

2.3 射频转换单元的动态配置 

    对于射频转换单元，通过嵌入式处理器使用驱 动程序内置的 API 函数对其有关配置参数进行查 询、修改以及多通道同步。 

    以混频器设置为例，当调整混频器模式时，首先 调用函数 XRFdc_GetMixerSettings 以获取当前待调 整转换器所对应的混频器设置信息，包括混频模式、 混频器频率以及抽取/内插倍数等设置信息；然后调 用函数 XRFdc_SetMixerSettings，对当前混频器设置 信息进行修改；最后比较修改前后混频器设置，若二 者不同，则表示修改成功并打印相应提示信息，否则 输出错误信息。具体流程如图 3 所示，其余相关参 数配置流程相关参数的配置流程与之基本一致。

图3 调整射频转换单元混频器设置流程 

    在调整信号通道数时，需要对使用的 RF-ADC 和 RF-DAC 进行多通道同步,以使每个数据通道间的相对时延一致。在进行通道同步时，调用同步函 数 XRFdc_MultiConverter_Sync 使指定的 Tile 同步。 在此过程中，Tile 中的模拟采样时钟通过延迟抽头 链捕获系统参考时钟，使用系统参考时钟将 Tile 中 的数字部分同步复位。

2.4 时钟配置单元设计与配置 

    时 钟 配 置 单 元 由 LMX2592 频 率 合 成 器 及 Si5341A 可编程时钟芯片组成。其中，频率合成器通 过 QSPI 控制器进行配置，为射频转换单元提供所需 的时钟信号；可编程时钟芯片通过 I 2 C 控制器进行配 置，为接口单元提供参考时钟信号。 

    当射频转换单元转换速率变化时，时钟配置单 元 依 据 当 前 射 频 转 换 单 元 的 转 换 速 率 ，使 用 Microblaze 嵌入式模块通过 QSPI 和 I 2 C 处理器修改 时钟芯片的配置信息，调整输出时钟信号的频率，使 其与当前射频转换单元的转换速率相匹配。

3 可重配置数字收发模块测试 

    在对模块进行功能测试时，将 RF-DAC 输出信 号发送至射频综合单元，通过 RF-ADC 采集回波信 号。利用示波器与频谱仪观察 RF-DAC 输出信号的 波形与频谱，并与 RF-ADC所采集信号的波形与频谱 进行比较。不同测试模式下模块工作参数如表2所示。

表2 收发模块测试模式参数

3.1 模式1测试结果 

    接通模块电源后，首先启动时钟配置单元。当 时钟配置完成后，加载模式 1 所对应的部分配置文 件并启动片上操作系统。此时，收发模块工作在模 式 1 下，RF-DAC 两个输出通道内的信号如图 4 所 示，对应的频谱如图 5所示。 

    可以看出，输出信号的脉冲宽度为 5 μs，带宽为 600 MHz，信号频谱位于第一奈奎斯特区内，带内平 坦度小于±1 dB。 

    对通道 2 输出信号对应的回波信号进行采集， 采集后的信号归一化波形如图 6 所示，其频谱如图 7所示。可以看出，采集后的信号仍然为线性调频信 号，脉冲宽度为 5 μs，带宽为 600 MHz，与模式 1 下被 采集的输出信号一致。以上测试结果表明，模式 1 下发射信号相关参数与给定测试参数一致，回波信 号采集正确无误。

    对所采集的回波信号进行脉冲压缩，压缩后 信 号 的 峰 值 旁 瓣 比（Peak Side Lobe Ratio, PSLR） 为 - 12.953 7 dB，积 分 旁 瓣 比（Integrated Side Lobe Ratio, ISLR）为-10.451 7 dB。

3.2 模式2测试结果 

    按前文所述顺序，依次调整时钟配置单元和射频转换单元配置信息，并加载模式 2对应的重配置文 件。完成上述操作后，收发模块在模式 2 下工作，此 时 RF-DAC的输出信号频谱如图 8所示。可以看出， 输出信号中心频率为 1.1 GHz，带宽为 80 MHz，信号 频谱位于第二奈奎斯特区内，带内平坦度小于±1 dB。

    对输出信号进行采集，采集后的中频信号经下 变频处理后归一化波形如图 9 所示，其频谱如图 10 所示。可以看出，采集后的信号仍然为线性调频信 号，脉冲宽度为 24 μs，带宽为 80 MHz，与模式 2 下被 采集的输出信号一致。以上测试结果表明，模式 2 下发射信号相关参数与给定测试参数一致，回波信 号采集正确无误。

    对所采集的回波信号进行脉冲压缩，压缩后信 号的 PSLR 为-12.766 3 dB，ISLR 为-10.382 1 dB。 

    综上，发射信号计算单元与射频转换单元在不 同工作模式下的测试均得到了预期的结果。上述测 试结果表明，所设计的收发模块能够根据不同模式 所设置的工作参数实时调整信号通道数和转换器速 率，完成基带与中频信号的生成和采集。

4 结束语 

    该文提出一种以 RFSoC 为平台的可重配置数字 收发模块设计方案，并对其功能进行了验证。结果 表明，与传统设计方案相比[17-18] ，该文所提出的设计 方案能够根据需求实时调整信号通道数和转换器速 率，支持基带与中频信号的生成、采集和处理，不仅 具有较强的灵活性和通用性，还降低系统的体积与 功耗。后续的改进方向包括两方面：1）进一步优化 重配置模块设计，提升配置文件加载速度；2）在模块 中添加包括抗干扰处理在内的其他功能单元。

参考文献： 

[1] 陈东旭,陆岷,喻忠军,等.一种数字综合装置:中国, CN215297667U[P].2021-12-24. 

[2] 全英汇,陈广雷,刘欢,等.基于RFSoC 芯片的SAR 成像实时信号处理装置:中国,CN110174672A [P].2019-08-27. 

[3] 肖国尧,吴彬彬,全英汇,等.基于射频片上系统 RFSOC 的小型捷变频相控阵雷达:中国,CN111 693943A[P].2020-09-22. 

[4] 迟东明,臧增辉.基于动态部分重配置技术的自动 测试系统研究[J].计算机测量与控制,2019,27(8): 16-20. 

[5] 练祥.可重构雷达数字接收机的研究与实现[D]. 成都：电子科技大学,2021.

[6] 蔡兴鹏.自适应宽带数字接收机技术研究[D].哈 尔滨：哈尔滨工程大学,2019. 

[7] 王中林.基于可重构FPGA的LDPC码编译码器设 计[D].哈尔滨：哈尔滨工业大学,2019. 

[8] 赵冬青,梁璠,上官鹏,等.一种基于 SPIFLASH 的 FPGA 固件更新方法[J].电子设计工程,2020,28 (16):11-16. 

[9] 于志成,庄树峰,刘涛,等.面向航天应用的高可靠 性FPGA动态局部重构[J].航天返回与遥感,2019, 40(3):40-46. 

[10]段小虎,马小博,程俊强.SRAM型FPGA重配置控 制器设计[J].信息通信,2020(4):62-64. 

[11]刘建军,郭秋丽,邸海涛,等.一种主从式动态重配 置系统的软件架构技术[J].航空计算技术,2018, 48(5):139-142.

 [12]张月皓,柳桃荣,余开,等.高速串行总线 RapidIO 与PCIExpress动态可重配置设计[J].电子测量技 术,2020,43(3):86-91. 

[13]韩子舟,任勇峰,李辉景.基于1553B总线的FPGA 在线升级[J].电子设计工程,2022,30(3):1-5. 

[14]黄彩红.基于自适应遗传算法的DPR-FPGA资源 布局研究[D].西安：西安电子科技大学,2020. 

[15]王博.一种基于异构计算平台的FPGA动态重配 置方法[J].电子质量,2019(1):23-29. 

[16]陈其聪.星载高光谱干涉数据处理算法重配置系 统研究[D].上海：中国科学院大学(中国科学院上 海技术物理研究所),2018. 

[17]王冠军,吴静.基于FPGA的无线传感器网络控制 器设计[J].自动化与仪器仪表,2023,(11):255-258. 

[18]叶强,李华俊,李维斌,等.基于CompactRIO的脉冲 发电机励磁控制器设计[J].大电机技术,2023(6): 90-96.